(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-270555 (P2000-270555A)

(43)公開日 平成12年9月29日(2000.9.29)

(51) Int.Cl. ⁷		識別記号		FI	, , , , , , , , , , , , , , , , , , , ,		7	-7]-ド(参考)
H 0 2 M	7/48			H 0 2	2 M 7/48		Α	3 K 0 7 2
							Y	5 H O O 6
	7/12				7/12		P	5 H O O 7
							J	
	7/537				7/537		D	
			審査請求	未請求	請求項の数10	OL	(全 17 頁)	最終頁に続く

(21)出願番号

特願平11-69319

(22)出願日

平成11年3月15日(1999.3.15)

(71)出願人 000005832

松下電工株式会社

大阪府門真市大字門真1048番地

(72)発明者 井戸 滋

大阪府門真市大字門真1048番地松下電工株

式会社内

(72)発明者 村上 善宜

大阪府門真市大字門真1048番地松下電工株

式会社内

(74)代理人 100087767

弁理士 西川 惠清 (外1名)


最終頁に続く

(54) 【発明の名称】 電源装置

(57)【要約】

【課題】 電力素子の部品点数を増大させずにスイッチ に対するストレスを低減する。

【解決手段】 全波整流器DB、FETQ1, Q2、負荷共振回路LD1、コンデンサC11, C12、平滑用のコンデンサCE10、インダクタL11、およびダイオードD11, D12により成る電源装置に対し、FETQ1側を経由して流れる回生電流の検出を行うトランスCT10と、この2次巻線n2に接続されトランスCT10と、この2次巻線n2に接続されトランスCT10の磁気飽和の検出を行う検出回路11と、所定の発振信号を生成する発振回路12と、この発振回路12と、この発振信号を用いてオン/オフ用の駆動信号を生成して、この駆動信号を用いてFETQ1, Q2の駆動を行うとともに、検出回路11によりトランスCT10の磁気飽和が検出されるとFETQ1, Q2がオンになるのを禁止する駆動回路13とを具備する。



DB 全波整流器 Q1、Q2 FET C10~C12 コンデンサ CE10 コンデンサ L10、L11 インダクタ RL 負荷 -LD1 負荷共振回路 D11、D12 ダイオード CT10 トランス (カレントトランス)

【特許請求の範囲】

【 請求項1】 交流電源からの交流電力を直流電力に全 波整流する全波整流器と、

前記全波整流器の出力に接続され、LC共振回路および 負荷を含む負荷共振回路と一対のスイッチの直列回路と により成るインバータと、

前記インバータに直流電力を供給するための平滑コンデンサと、

前記平滑コンデンサから前記インバータに直流電力を供給するための放電用ダイオードと、

前記一対のスイッチの一方側を経由して流れる回生電流 の検出を行うカレントトランスと、

前記一対のスイッチの他方および前記カレントトランス を介して前記全波整流器の出力から前記平滑コンデンサ に充電電流を流すための充電用ダイオードとを備え、

前記カレントトランスにより回生電流が検出される時に 前記一対のスイッチの他方がオンになるのを禁止する電 源装置。

【 請求項 2 】 発振信号を生成し、この発振信号を用いて前記各スイッチのオン/オフ制御用の制御信号を生成 20 する他励式の制御回路を備える請求項 1 記載の電源装置。

【請求項3】 前記カレントトランスと磁気結合する駆動巻線に誘導される起電力を用いて、前記インバータの各スイッチのオン/オフ制御を行う自励式の制御回路を備え、前記カレントトランスは前記負荷共振回路の共振電流が流れる経路に配置される請求項1記載の電源装置。

【請求項4】 前記カレントトランスおよび駆動巻線は 可飽和のトランスにより構成される請求項3記載の電源 30 装置。

【請求項5】 前記負荷共振回路と前記全波整流器の出力端子との間に接続されるインピーダンス素子を備える 請求項1~3のいずれかに記載の電源装置。

【請求項6】 前記カレントトランスと並列接続されるインピーダンス素子を備える請求項1、3または4記載の電源装置。

【請求項7】 前記平滑コンデンサを充電する複数の経路を有し、この複数の経路のうち一の経路上に前記カレントトランスが設けられる請求項1および3~5のいず 40れかに記載の電源装置。

【請求項8】 前記平滑コンデンサに流れる充電電流を分けて流出させるインダクタを備え、このインダクタの一の分流経路上に前記カレントトランスが設けられる請求項1および3~5のいずれかに記載の電源装置。

【請求項9】 交流電源からの交流電力を直流電力に全 波整流する全波整流器と、

一対のスイッチの直列回路を含み、直流電圧を高周波電 圧に変換するインバータと、

前記インバータに直流電力を供給するための平滑コンデ 50

ンサと、

前記平滑コンデンサから前記インバータに直流電力を供給するための放電用ダイオードと、

2

前記インバータの出力端子と前記全波整流器の直流出力端子との間に1次巻線が挿入されるトランスと、

LC共振回路および負荷を含む負荷共振回路と、

前記全波整流器に前記負荷共振回路を接続するためのインピーダンス素子と、

前記一対のスイッチの一方がオン時にその一方のスイッ 10 チと前記負荷共振回路の一部とを介して前記平滑コンデンサに流れる充電電流が前記一対のスイッチの他方を介して回生するその回生電流を検出するカレントトランスとを備え、

前記カレントトランスにより回生電流が検出される時に 前記一対のスイッチの一方がオンになるのを禁止する電 源装置。

【請求項10】 交流電力を直流電力に全波整流する全 波整流器と、

前記全波整流器の両出力端子間に直列接続される一対のスイッチと、

前記全波整流器の両出力端子の一方と一端が接続される直流阻止用コンデンサと、

インダクタ、このインダクタとともにLC共振回路を構成するコンデンサ、およびこのコンデンサと並列接続される負荷により成り、前記一対のスイッチの接続点と前記直流阻止用コンデンサの他端との間に接続される負荷共振回路と、

前記一対のスイッチの両端のうち一方と一端が接続される 平滑コンデンサと、

0 前記一対のスイッチの両端のうち他方と前記平滑コンデンサの他端との間に接続され、前記平滑コンデンサの放電電流を流すための放電用ダイオードと、

前記一対のスイッチの接続点と1次巻線の一端が接続され、前記一対のスイッチの一方側を経由して流れる回生 電流の検出を行うカレントトランスと、

前記カレントトランスの1次巻線の他端と前記平滑コンデンサの他端との間に接続され、前記一対のスイッチの他方がオン時に前記平滑コンデンサの充電電流を流す充電用ダイオードとを備え、

0 前記カレントトランスにより回生電流が検出される時に 前記一対のスイッチの他方がオンになるのを禁止する電源装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、交流電源からの交流電圧を直流電圧に変換し、この直流電圧を高周波電圧 に変換して負荷共振回路に高周波電力を供給する電源装置に関するものである。

[0002]

【従来の技術】図16は従来の電源装置の一例を示す概

略構成図で(特開平9-98580号公報参照)、この電源装置は、交流電源Vsからの交流電力を直流電力に全波整流する全波整流器DBと、この全波整流器DBの両出力端子間に直列接続されるFETQ1,Q2と、全波整流器DBの正極性出力端子と一端が接続されるインダクタL1と、このインダクタL1の他端と正極性端子が接続される平滑用のコンデンサC1と、FETQ2のドレイン・ソース間に直列接続されるコンデンサC2、インダクタL2および負荷LDと、FETQ2のソースとコンデンサC1の負極性端子との間に接続されるダイコンデンサC1の負極性端子とFETQ1,Q2の接続点との間に接続されるダイオードD2と、全波整流器DBの出力側に並列接続されるコンデンサC3とを備え、図略の他励式の制御回路によりFETQ1,Q2がオン/オフされる構成になっている。

【0003】この構成の電源装置の動作について概説すると、電源投入によりFETQ2がオンになれば、交流電源Vs、全波整流器DB、インダクタL1、コンデンサC1、ダイオードD2、FETQ2、全波整流器DB、および交流電源Vsの経路(経路Aという)にコン 20デンサC1を充電する大電流が流れる。この後、FETQ2がオフになれば、インダクタL1、コンデンサC1、ダイオードD2、FETQ1の寄生ダイオード、およびインダクタL1の経路(経路Bという)に回生電流が流れる。

【0004】ここで、この回生電流は、コンデンサC1の充電電圧が低いので非常に長期間流れることになり、FETQ2が再度オンになるときに、そのような回生電流がまだ流れていることとなる。この結果、FETQ1の寄生ダイオードの回復時間中にFETQ1,Q2が瞬30時に短絡状態となり、両FETのdi/dtが大きくなって、両FETに大きなストレスが加わるという問題が生じるのである。

【0005】図17はこの問題を解決し得る従来の電源 装置の概略構成図で(上記同公報参照)、この電源装置 は、図16に示す電源装置との相違点として、FETQ 2のドレイン・ソース間に直列接続される抵抗R3およ びFETQ3と、FETQ1~Q3のオン/オフ制御を 行う制御回路とを備えている。

【0006】この制御回路は、FETQ3を駆動する起 40 動回路1と、この起動回路1の出力信号を利用してFE TQ1, Q2を駆動する発振回路2とを備えている。

【0007】ここで、この電源装置による上記ストレスの低減原理について説明すると、電源が投入されると、まず起動回路1が作動してFETQ3がオンになり、交流電源Vs、全波整流器DB、インダクタL1、コンデンサC1、ダイオードD2、抵抗R3、FETQ3、全波整流器DB、および交流電源Vsの経路にコンデンサC1を充電する電流が流れる。これにより、コンデンサC1が先行充電され、充電電圧が高くなる。この後、発

振回路2が作動してFETQ2がオンになり、上記経路Aに充電電流が流れるが、この充電電流の流れる期間は上記先行充電によって短くなる。この結果、上述のいわゆる同時オンの発生防止が可能となる。

[0008]

【発明が解決しようとする課題】しかしながら、図17に示す従来の電源装置では、抵抗R1、FETQ3のような電力素子、およびFETQ3を駆動する起動回路1が必要となる。

【0009】本発明は、上記事情に鑑みてなされたものであり、電力素子の部品点数を増大させずにスイッチに対するストレスを低減し得る電源装置を提供することを目的とする。

[0010]

【課題を解決するための手段】上記課題を解決するために請求項1記載の発明の電源装置は、交流電源からの交流電力を直流電力に全波整流する全波整流器と、前記全波整流器の出力に接続され、LC共振回路および負荷を含む負荷共振回路と一対のスイッチの直列回路とによりであるインバータと、前記インバータに直流電力を供給するための平滑コンデンサと、前記平滑コンデンサから前記インバータに直流電力を供給するための放電用ダインバータに直流電力を供給するための放電用ダインバータに直流電力を供給するための放電用ダインがも前記へより記全波整流器の出力から前記平滑コンデンサに電流を流すための充電用ダイオードとを備え、前記カレントトランスにより回生電流が検出される時に前記一対のスイッチの他方がオンになるのを禁止するのである。

【0011】この構成では、カレントトランスにより回生電流が検出される時に一対のスイッチの他方、つまり平滑コンデンサに充電電流を流すためのスイッチがオンになるのを禁止されるので、この禁止期間中に上記回生電流が低減する。この結果、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。

【0012】なお、発振信号を生成し、この発振信号を用いて前記各スイッチのオン/オフ制御用の制御信号を生成する他励式の制御回路を備える構成でも(請求項2)、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。

【0013】また、前記カレントトランスと磁気結合する駆動巻線に誘導される起電力を用いて、前記インバータの各スイッチのオン/オフ制御を行う自励式の制御回路を備え、前記カレントトランスは前記負荷共振回路の共振電流が流れる経路に配置される構成でも(請求項3)、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。

C 1 を充電する電流が流れる。これにより、コンデンサ 【 0 0 1 4 】また、前記カレントトランスおよび駆動巻 C 1 が先行充電され、充電電圧が高くなる。この後、発 50 線は可飽和のトランスにより構成されるものでもよい

(請求項4)。この構成によれば、トランスに大きな回生電流が流れると、そのトランスが磁気飽和の状態になって、駆動巻線に起電力が誘導されなくなる。この結果、インバータの各スイッチが制御回路によりオンされなくなり、そのトランスに流れる大きな回生電流が低減するようになる。

【0015】また、前記負荷共振回路と前記全波整流器の出力端子との間に接続されるインピーダンス素子を備える構成でもよい(請求項5)。この構成によれば、交流電源からの入力電流の引込みが改善される。この結果、入力電流歪みの改善が可能となる。

【0016】また、前記カレントトランスと並列接続されるインピーダンス素子を備える構成でもよい(請求項6)。この構成によれば、インピーダンス素子にも電流を流すことにより、カレントトランスに流す電流調整が可能になる。

【0017】また、前記平滑コンデンサを充電する複数の経路を有し、この複数の経路のうち一の経路上に前記カレントトランスが設けられる構成でもよい(請求項7)。この構成によれば、カレントトランスに流す電流 20 調整が可能になる。

【0018】また、前記平滑コンデンサに流れる充電電流を分けて流出させるインダクタを備え、このインダクタの一の分流経路上に前記カレントトランスが設けられる構成でもよい(請求項8)。この構成によれば、カレントトランスに流れる電流の調整が可能になる。

【0019】請求項9記載の発明の電源装置は、交流電 源からの交流電力を直流電力に全波整流する全波整流器 と、一対のスイッチの直列回路を含み、直流電圧を高周 波電圧に変換するインバータと、前記インバータに直流 30 電力を供給するための平滑コンデンサと、前記平滑コン デンサから前記インバータに直流電力を供給するための 放電用ダイオードと、前記インバータの出力端子と前記 全波整流器の直流出力端子との間に1次巻線が挿入され るトランスと、LC共振回路および負荷を含む負荷共振 回路と、前記全波整流器に前記負荷共振回路を接続する ためのインピーダンス素子と、前記一対のスイッチの一 方がオン時にその一方のスイッチと前記負荷共振回路の 一部とを介して前記平滑コンデンサに流れる充電電流が 前記一対のスイッチの他方を介して回生するその回生電 40 流を検出するカレントトランスとを備え、前記カレント トランスにより回生電流が検出される時に前記一対のス イッチの一方がオンになるのを禁止するものである。

【0020】この構成では、カレントトランスにより回生電流が検出される時に一対のスイッチの一方、つまり平滑コンデンサに充電電流を流すためのスイッチがオンになるのを禁止されるので、この禁止期間中に上記回生電流が低減する。この結果、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。

【0021】請求項10記載の発明の電源装置は、交流 電力を直流電力に全波整流する全波整流器と、前記全波 整流器の両出力端子間に直列接続される一対のスイッチ と、前記全波整流器の両出力端子の一方と一端が接続さ れる直流阻止用コンデンサと、インダクタ、このインダ クタとともにLC共振回路を構成するコンデンサ、およ びこのコンデンサと並列接続される負荷により成り、前 記一対のスイッチの接続点と前記直流阻止用コンデンサ の他端との間に接続される負荷共振回路と、前記一対の 10 スイッチの両端のうち一方と一端が接続される平滑コン デンサと、前記一対のスイッチの両端のうち他方と前記 平滑コンデンサの他端との間に接続され、前記平滑コン デンサの放電電流を流すための放電用ダイオードと、前 記一対のスイッチの接続点と1次巻線の一端が接続さ れ、前記一対のスイッチの一方側を経由して流れる回生 電流の検出を行うカレントトランスと、前記カレントト ランスの1次巻線の他端と前記平滑コンデンサの他端と の間に接続され、前記一対のスイッチの他方がオン時に 前記平滑コンデンサの充電電流を流す充電用ダイオード とを備え、前記カレントトランスにより回生電流が検出 される時に前記一対のスイッチの他方がオンになるのを 禁止するものである。

【0022】この構成では、カレントトランスにより回生電流が検出される時に一対のスイッチの他方、つまり平滑コンデンサに充電電流を流すためのスイッチがオンになるのを禁止されるので、この禁止期間中に上記回生電流が低減する。この結果、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。

[0023]

【発明の実施の形態】図1は本発明の第1実施形態に係る電源装置の概略構成図で、この図を用いて以下に第1 実施形態の説明を行う。

【0024】図1に示す電源装置は、交流電源Vsから の交流電力を直流電力に全波整流する全波整流器DB と、この全波整流器DBの両出力端子間に直列接続され るFETQ1, Q2 (一対のスイッチ) と、全波整流器 DBの負極性出力端子と一端が接続される直流阻止用の コンデンサ (インピーダンス素子) C11と、インダク タレ10、このインダクタレ10とともにLC共振回路 を構成するコンデンサC10、およびこのコンデンサC 10と並列接続される負荷RLにより成り、FETQ 1, Q2の接続点とコンデンサC11の他端との間に接 続される負荷共振回路 LD1と、FETQ1のドレイン と正極性端子が接続される平滑用のコンデンサCE10 と、このコンデンサCE10の負極性端子と一端が接続 されるインダクタレ11と、FETQ2のソースとコン デンサCE10の負極性端子との間、すなわちFETQ 2のソースとインダクタL11の他端との間に接続さ

50 れ、コンデンサCE10の放電電流を流すためのダイオ

Q

ード (放電用ダイオード) D11と、FETQ1, Q2 の接続点と一端が接続される1次巻線n1を有するとともに2次巻線n2を有し、FETQ1側を経由して流れる回生電流の検出を行う可飽和のカレントトランス(以下トランスという) CT10と、このトランスCT10の1次巻線n1の他端とインダクタL11の他端との間に接続され、FETQ2がオン時にコンデンサCE10の充電電流を流すダイオード(充電用ダイオード) D12と、コンデンサCE10、インダクタL11およびダイオードD11と並列接続されるコンデンサC12とを10具備している。

【0025】ただし、FETQ1, Q2は、それぞれ逆並列接続される寄生ダイオードDQ1, DQ2を有している。また、FETQ1, Q2および負荷共振回路し口1などによりインバータが構成され、このインバータには、例えばダイオードD11を介してコンデンサCE10から電力が供給される。また、インバータのFETQ2を兼用し、コンデンサCE10、インダクタL11、ダイオードD12、およびFETQ2により降圧チョッパが構成される。さらに、FETQ1, Q2をオン/オ 20フ制御する制御回路が設けられている。

【0026】この制御回路は、トランスCT10の2次 巻線n2に接続されトランスCT10の磁気飽和の検出 を行う検出回路11と、所定の発振信号を生成する発振 回路12と、この発振回路12からの発振信号を用いて オン/オフ用の駆動信号を生成して、この駆動信号を用 いてFETQ1,Q2の駆動を行うとともに、検出回路 11によりトランスCT10の磁気飽和が検出されると FETQ1,Q2がオンになるのを禁止する駆動回路1 3とにより構成されている。ただし、この駆動回路1 3とにより構成されている。ただし、この駆動回路1 30は、起動時には、FETQ2をオンにする駆動信号を最初に送出する構成になっている。

【0027】図2は図1に示す電源装置の動作説明図で、この図を用いてまず第1実施形態の概略動作について説明する。

【0028】FETQ2がオンになると、図2(a)に示すように、降圧チョッパ側では、交流電源Vs、全波整流器DB、コンデンサCE10、インダクタし11、グイオードD12、トランスCT10、FETQ2、全波整流器DBおよび交流電源Vsの経路(閉ループ)に 40 充電電流が流れ、この充電電流によりコンデンサCE1 0が充電されるとともに、インダクタし11に磁気エネルギーが蓄積される。一方、インバータ側では、コンデンサC11、コンデンサC10と負荷Rしの並列回路、イングクタし10、FETQ2、およびコンデンサC1 1の経路に共振電流が流れる。

【0029】この後、FETQ2がオフになると、図2 (b)に示すように、インダクタL11に蓄積された磁 気エネルギーによって、インダクタL11、ダイオード D12、トランスCT10、寄生ダイオードDQ1、コ 50

ンデンサCE10、およびインダクタL11の経路に回生電流が流れ、インダクタL11に蓄積された磁気エネルギーがコンデンサCE10に放出される。一方、インダクタL10、寄生ダイオードDQ1、コンデンサC12、コンデンサC11、コンデンサC10と負荷RLの並列回路、およびインダクタL10の経路に共振電流が流れる。

【0030】この後、この共振電流は、図2(c)に示すように転流して、コンデンサC12、寄生ダイオードDQ1、インダクタL10、コンデンサC10と負荷RLの並列回路、コンデンサC11、およびコンデンサC12の経路を流れる。なお、この共振電流は、回生電流による順方向のバイアス電流が寄生ダイオードDQ1に流れるので、この寄生ダイオードQQ1を通過できる。

【0031】図3は図1に示す電源装置の各部の信号波形図で、この図を用いてスイッチング素子に対するストレスの低減原理について説明する。ただし、図3において、1cは降圧チョッパ側を流れる電流、V11は検出回路11の出力信号、Voscは発振回路12の出力信号、およびVG2は駆動回路13からのFETQ2の駆動信号の各波形を示す。

【0032】回路の起動時にFETQ2がオンになると(時点t11)、降圧チョッパ側では、充電電流1cが図2(a)に示す実線の経路に流れる。このとき、コンデンサCE10と交流電源Vsとの電位差が大きいので、充電電流1cは大電流となる。このような大電流となる充電電流1cがトランスCT10に流れると、トランスCT10は磁気飽和の状態になり、この状態を検出する検出回路11からハイレベルとなる信号V11が出力される(時点12)。

【0033】このハイレベルの信号V11が駆動回路13に取り込まれると、これ以降、FETQ1,Q2オン用の駆動信号が駆動回路13から出力されなくなり、FETQ1,Q2はともにオフ状態を維持する。これにより、このオフ状態の期間中、図2(b),(c)に示す回路動作を繰り返しつつ、降圧チョッパの回生電流1cが減少する。

【0034】この後、この回生電流Icが小さくなって、トランスCT10が磁気飽和の状態から解放されると、検出回路11からローレベルとなる信号V11が出力される(時点t13)。このローレベルの信号V11が駆動回路13に取り込まれると、駆動回路13は、FETQ1、Q2オン用の駆動信号の出力停止(禁止)を解除する。これにより、FETQ1、Q2はオン可能となる。

【0035】この後、発信回路12の信号Vosc から得られる駆動信号VG2が駆動回路13からFETQ2に送出されると(時点t14)、FETQ2がオンになる。図3に示す例では、次にFETQ1がオンになる前

に、検出回路11からハイレベルとなる信号V11が出 力されるので(時点t15)、これ以降、FETQ1, Q2オン用の駆動信号が駆動回路13から出力されなく なり、FETQ1, Q2はともにオフ状態を維持する。 【0036】このような動作は、コンデンサCE10の 充電電流が小さくなり、トランスCT10が磁気飽和の 状態にならなくなるまで繰り返され、トランスCT10 が磁気飽和の状態にならなくなると、FETQ1、Q2 を交互にオン/オフさせる駆動信号 VG1, VG2 が駆

【0037】以上、第1実施形態によれば、FETQ2 のオフの後、コンデンサCE10を流れる回生電流が大 きいとき、この状態をトランスCT10の磁気飽和によ り検知して、駆動回路13からのFETQ2オン用の駆 動信号の出力を停止することにより、寄生ダイオードD Q1を流れる回生電流が小さい時のみFETQ2をオン にすることが可能になる。この結果、同時オン電流が回 路に流れるのを防止可能となる。

動回路11から出力されることとなる。

【0038】また、トランジスタや抵抗などの電力素子 ではなく、可飽和のカレントトランスを用いることで同 20 時オンを防止することができる。

【0039】さらに、実際に回路内を流れる回生電流の レベルに応じてFETQ2のオン停止制御が可能にな

【0040】なお、第1実施形態では、FETQ1, Q 2を使用する構成になっているが、これに限らず、トラ ンジスタなどの他のスイッチング素子が使用される構成 でもよく、この場合、それら各スイッチング素子にダイ オードが逆並列接続される構成であればよい。

【0041】図4は本発明の第2実施形態に係る電源装 30 置の概略構成図で、この図を用いて以下に第2実施形態 の説明を行う。ただし、上記実施形態と同一と認められ るものには同一の符号を使用する。

【0042】図4に示す電源装置は、全波整流器DB、 FETQ1, Q2、コンデンサC11, C12、負荷共 振回路LD1、コンデンサCE10、インダクタL11 およびダイオードD11, D12を第1実施形態と同様 に備えているほか、第1実施形態との相違点として、負 荷共振回路LD1とFETQ1, Q2の接続点との間に 介在し、この接続点と一端が接続される1次巻線n21 40 を有するとともに、2次巻線n22, n23を有するカ レントトランス (以下トランスという) CT20と、F ETQ1, Q2をオン/オフ制御する別の制御回路を備 えている。

【0043】この制御回路は、2次巻線n22、この2 次巻線 n 2 2 とともに F E T Q 1 のゲート・ソース間に 直列接続されるゲート抵抗R1、2次巻線n23、およ びこの2次巻線n23とともにFETQ2のゲート・ソ ース間に直列接続されるゲート抵抗R2により成るいわ ゆる自励式の駆動回路と、発振開始用の起動回路20と 50 ンサC10と負荷RLの並列回路、コンデンサC11、

により構成されている。

【0044】この起動回路20は、全波整流器DBの両 出力端子間に直列接続される抵抗Rg およびコンデンサ Cgと、これらの接続点と1次巻線n21の他端との間 に接続されるダイオードDgと、同じくその接続点と抵 抗R2および2次巻線n23の接続点との間に接続され るダイアックTgとにより成り、電源の投入により抵抗 Rgを介して徐々に充電されるコンデンサCgの電圧値 がダイアックTgのしきい値を越えた時点で、コンデン 10 サCgの電圧をFETQ2のゲートに印加してこれをオ ンにするものである。

【0045】ただし、上記トランスCT20は、FET Q1側を経由して流れる回生電流の検出も行い、この回 生電流が大きいと磁気飽和の状態になる仕様となってい る。また、トランスCT20の各巻線は図4に示す極性 になっている。すなわち、回路共振によって、FETQ 1, Q2の各ゲートに互いに逆極性となる電圧が印加し てFETQ1, Q2が交互にオン/オフする極性になっ ているのである。

【0046】図5は図4に示す電源装置の動作説明図 で、この図を用いてまず第2実施形態の概略動作につい て説明する。ただし、図5には、起動回路20が図示省 略されている。

【0047】FETQ2がオンになると、図5 (a) に 示すように、降圧チョッパ側では、交流電源Vs、全波 整流器DB、コンデンサCE10、インダクタレ11、 ダイオードD12、トランスCT20、FETQ2、全 波整流器DB、および交流電源Vsの経路に充電電流が 流れ、この充電電流によりコンデンサCE10が充電さ れるとともに、インダクタし11に磁気エネルギーが蓄 積される。一方、インバータ側では、コンデンサC1 1、コンデンサC10と負荷RLの並列回路、インダク タレ10、トランスCT20、FETQ2、およびコン デンサC11の経路に共振電流が流れる。

【0048】この後、トランスCT20の2次側電圧が 反転すると、FETQ2がオフになり、図5(b)に示 すように、インダクタし11に蓄積された磁気エネルギ ーによって、インダクタL11、ダイオードD12、ト ランスCT20、寄生ダイオードDQ1、コンデンサC E10、およびインダクタレ11の経路に回生電流が流 れ、インダクタL11に蓄積された磁気エネルギーがコ ンデンサCE10に放出される。一方、負荷共振回路し D1側では、インダクタL10、トランスCT20、寄 生ダイオードDQ1、コンデンサC12、コンデンサC 11、コンデンサC10と負荷RLの並列回路、および インダクタレ10の経路に共振電流が流れる。

【0049】この後、この共振電流は、図5 (c) に示 すように転流して、コンデンサC12、寄生ダイオード DQ1、トランスCT20、インダクタL10、コンデ

およびコンデンサC12の経路を流れる。

【0050】図6は図4に示す電源装置の各部の信号波 形図で、この図を用いてスイッチング素子に対するスト レスの低減原理について説明する。

【0051】回路の起動時に、起動回路20によってF ETQ2がオンになると(時点t21)、降圧チョッパ 側では、充電電流Icが図5(a)に示す実線の経路に 流れる。このとき、コンデンサCE10の充電電位が低 く、コンデンサCE10と交流電源Vsとの電位差が大 きいので、充電電流Icは大電流となる。

【0052】ここで、第2実施形態の制御回路を構成す る駆動回路は自励式であって、インダクタレ10を流れ る共振電流とインダクタL11を流れる降圧チョッパ電 流との合成電流がトランスCT20に流れ、その合成電 流によりFETQ1, Q2用の駆動信号が生成される。 したがって、大電流の充電電流(降圧チョッパ電流)が トランスCT20に流れると、トランスCT20が磁気 飽和の状態となって2次側に起電力が生じなくなるか 3 ら、FETQ1, Q2に対する駆動信号が生成されなく なる。すなわち、FETQ1, Q2オン用の駆動信号の 20 出力が停止され、FETQ1, Q2の双方のゲート電圧 がゼロに降下するのである。

【0053】図6に示すように、FETQ2のゲート電 圧がゼロに降下していくと、やがてFETQ2がオフ状 態になる(時点t22)。これにより、このオフ状態の 期間中、図5(b), (c)に示す回路動作を繰り返し つつ、降圧チョッパの回生電流が減少する。

【0054】この後、この回生電流が小さくなって、ト ランスCT20が磁気飽和の状態から解放されると、F ETQ1, Q2オン用の駆動信号の出力停止が解除され 30 る。これにより、FETQ1, Q2はオン可能となる。 【0055】このようなコンデンサCE10を充電する

一連の動作がしばらく続くと、コンデンサCE10の充 **電電流が次第に小さくなり、トランスCT20が磁気飽** 和の状態にならなくなり、以降、発振が連続的になる。

【0056】以上、第2実施形態によれば、トランスC T20が発振機能および発振停止機能の双方を有するの で、非常に簡単な回路構成で同時オンを抑制することが 可能になる。

【0057】図7は本発明の第3実施形態に係る電源装 40 置の概略構成図で、この図を用いて以下に第3実施形態 の説明を行う。

【0058】図7に示す電源装置は、全波整流器DB、 FETQ1, Q2、コンデンサC11, C12、コンデ ンサCE10、インダクタL11、ダイオードD11, D12、トランスCT20および制御回路を第2実施形 態と同様に備えているほか、第2実施形態との相違点と して、全波整流器DBの負極性出力端子とFETQ2の ソースとの間に介在するコンデンサC13、このコンデ ンサC13と並列接続されるダイオードD13、および 50 との電位差になると、図8(a)の実線で示した経路に

負荷共振回路 LD2を備えている。

【0059】この負荷共振回路LD2は、一対のフィラ メントを有する放電灯Laと、コンデンサC11とトラ ンスCT20との間に介在する1次巻線を有するととも に放電灯 Laの両フィラメントの各一端側と並列接続さ れる2次巻線を有するリーケージトランス (以下トラン スという)T1と、放電灯Laの両フィラメントの各他 端側と並列接続されるコンデンサC10とにより構成さ れている。ただし、トランスT1は、第2実施形態の負 10 荷共振回路LD1が有するインダクタL10に相当する 漏れインダクタンス成分を有するように設計される。す なわち、その漏れインダクタンス成分とコンデンサC1 0とにより共振回路が構成されるように成っているので ある。

【0060】図8は図7に示す電源装置の動作説明図 で、この図を用いて第3実施形態の概略動作について説 明する。ただし、図8には、起動回路20が図示省略さ れている。

【0061】FETQ2がオンになると、図8 (a) に 示すように、降圧チョッパ側では、交流電源Vs、全波 整流器DB、コンデンサCE10、インダクタL11、 ダイオードD12、トランスCT20、FETQ2、ダ イオードD13、全波整流器DB、および交流電源Vs の経路に充電電流が流れ、この充電電流によりコンデン サCE10が充電されるとともに、インダクタL11に 磁気エネルギーが蓄積される。一方、インバータ側で は、コンデンサC11、トランスT1、トランスCT2 0、FETQ2、ダイオードD13、およびコンデンサ C11の経路に共振電流が流れる。

【0062】この後、トランスCT20の2次側電圧が 反転すると、FETQ2がオフになり、図8 (b) に示 すように、インダクタL11に蓄積された磁気エネルギ ーによって、インダクタL11、ダイオードD12、ト ランスCT20、寄生ダイオードDQ1、コンデンサC E10、およびインダクタL11の経路に回生電流が流 れ、インダクタレ11に蓄積された磁気エネルギーがコ ンデンサCE10に放出される。一方、トランスT1、 トランスCT20、寄生ダイオードDQ1、コンデンサ C12、ダイオードD13、コンデンサC11、および トランスT1の経路に共振電流が流れる。

【0063】この後、この共振電流は、図8(c)に示 すように転流して、コンデンサC12、寄生ダイオード DQ1、トランスCT20、トランスT1、コンデンサ C11、コンデンサC13、およびコンデンサC12の 経路を流れる。この共振電流は、寄生ダイオードDQ1 に降圧チョッパ電流が流れている限り上記経路を流れ振 動する。

【0064】上記共振電流によって充電されたコンデン サC13の充電電圧が交流電源VsとコンデンサC12

入力電流が流れ、高周波的に入力電圧に応じて入力電流 が流れる。これにより、入力電流歪みの改善が可能にな る。

【0065】ここで、上記動作において、トランスCT20を流れる、共振電流および回生電流の合成電流が、トランスCT20の磁気飽和を起こすほど大きいと、トランスCT20の2次側に誘導される共振による発振電圧が消失し、FETQ1、Q2オン用の駆動信号の出力が停止するのである。この結果、図8(b)および(c)の回路動作を繰り返しつつ、降圧チョッパの回生電流が減少する。この後、この回生電流が小さくなって、トランスCT20が磁気飽和の状態から解放されると、FETQ1、Q2オン用の駆動信号の出力停止が解除される。これにより、FETQ1、Q2はオン可能となる。

【0066】以上、第3実施形態によれば、第2実施形態と同様の効果を奏することが可能になるほか、入力電流歪みの改善が可能になる。

【0068】図9に示す電源装置は、ダイオードD12がコンデンサC11およびトランスT1の接続点とコンデンサCE10の負極性端子との間に接続されて、インダクタし11がトランスT1の励磁インダクタンスに置き換えられた構成になっている以外は、第3実施形態と同様に構成される。

【0069】図10は図9に示す電源装置の動作説明図で、この図を用いて第4実施形態の概略動作について説 30明する。ただし、図10には、起動回路20が図示省略されている。

【0070】起動回路20によりFETQ2がオンになると、図10(a)に示すように、交流電源Vs、全波整流器DB、コンデンサCE10、ダイオードD12、トランスT1、トランスCT20、FETQ2、ダイオードD13、全波整流器DB、および交流電源Vsの経路に充電電流が流れ、この充電電流によりコンデンサCE10が充電されるとともに、インダクタL11に磁気エネルギーが蓄積される。一方、コンデンサC11、トランスT1、トランスCT20、FETQ2、ダイオードD13、およびコンデンサC11の経路に共振電流が流れる。

【0071】この後、トランスCT20の2次側電圧が反転すると、FETQ2がオフになり、図10(b)に示すように、トランスT1、トランスCT20、寄生ダイオードDQ1、コンデンサCE10、ダイオードD12、およびトランスT1の経路に回生電流および共振電流の合成電流が流れる。

【0072】この後、図10 (c) に示すように、共振 50 ソードが接続されるダイオードD13と、このダイオー

電流が同じ経路を転流するので、降圧チョッパ電流(回 生電流)がその転流した共振電流により減少するような 振動が現れる。

【0073】ここで、上記動作において、トランスCT 20を流れる、共振電流および回生電流の合成電流が、トランスCT20の磁気飽和を起こすほど大きいと、トランスCT20の2次側に誘導される共振による発振電圧が消失し、FETQ2をオンにすることができなくなる。この結果、図10(b)および(c)の回路動作を10繰り返しつつ、降圧チョッパの回生電流が減少する。この後、この回生電流が小さくなって、トランスCT20が磁気飽和の状態から解放されると、FETQ1,Q2 オン用の駆動信号の出力停止が解除される。これにより、FETQ1,Q2はオン可能となる。つまり、第4 実施形態でも、第3実施形態と同様の効果が得られることとなる。

【0074】図11は本発明の第5実施形態に係る電源 装置の概略構成図で、この図を用いて以下に第5実施形 態の説明を行う。

【0075】図11に示す電源装置は、トランスCT2 0の1次巻線n21と並列接続されるインピーダンス素 子2をさらに備える構成になっている以外は第3実施形 態と同様に構成されている。

【0076】上記インピーダンス素子 2 は、例えば低域 通過フィルタのような特性を有し、降圧チョッパ電流の 一部のみを通過させ、トランス C T 2 0 の飽和レベルが 回路動作に好適となるように、トランス C T 2 0 を流れ る、共振電流および回生電流の合成電流を調整するため のものである。

【0077】第5実施形態でも、スイッチング素子に対するストレスを低減すべく、トランスCT20の磁気飽和の特性が利用されるのであるが、その一方で定常動作における発振を安定させる必要もあり、これら両者に対して満足となる調整をトランスCT20の特性のみに依存していると、設計が困難となる場合が生じる。

【0078】そこで、インピーダンス素子2を設けることで降圧チョッパ電流を分流し、トランスCT20に流れる電流を調整する構成を採用するのである。これにより、トランスCT20の磁気飽和を所望の回路動作に利用する場合に余分となる電流を、インピーダンス素子2の方に流すことができるので、同時オン防止の回路設計が容易になるとともに、定格点灯時の安定動作の設計も容易になる。

【0079】図12は本発明の第6実施形態に係る電源 装置の概略構成図で、この図を用いて以下に第6実施形 態の説明を行う。

【0080】図12に示す電源装置は、交流電源Vsからの交流電力を直流電力に全波整流する全波整流器DBと、この全波整流器DBの負極性出力端子と順方向にカソードが接続されるダイオードD12k このダイオ

50 備えている。

16

ドD13と並列接続されるコンデンサC13と、全波整 流器DBの両出力端子間、すなわち全波整流器DBの正 極性出力端子とダイオードD13のアノードとの間に直 列接続されるFETQ1,Q2と、全波整流器DBの負 極性出力端子と一端が接続される直流阻止用のコンデン サC11と、FETQ1, Q2の接続点とコンデンサC 11の他端との間に接続される負荷共振回路 LD2と、 FETQ1のドレインと一端が接続されるインダクタレ 11と、このインダクタレ11を介してFETQ1のド レインと正極性端子が接続される平滑用のコンデンサC 10 E10と、FETQ2のソースとコンデンサCE10の 負極性端子との間に接続され、コンデンサCE10の放 電電流を流すためのダイオードD11と、トランスT1 とFETQ1, Q2の接続点との間に介在し、この接続 点と一端が接続される1次巻線n21を有するとともに 2次巻線n22,23を有し、FETQ1側を経由して 流れる回生電流の検出を行うトランスCT20と、この トランスCT20の1次巻線n21の他端とコンデンサ CE10の負極性端子との間に接続され、FETQ2が オン時にコンデンサCE10の充電電流を流すダイオー 20 ドD12と、制御回路とを、第1実施形態とほぼ同様に 備えている。つまり、上記回路配列は、インダクタ L 1 1およびコンデンサCE10の配列の順序が逆になって いる以外は、第1実施形態と同一である。

【0081】また、上記電源装置は、インダクタL11の他端と正極性端子が接続されるコンデンサCE20と、このコンデンサCE20の負極性端子とFETQ2のソースとの間に接続され、コンデンサCE20の放電電流を流すためのダイオードD21と、FETQ1、Q2の接続点とコンデンサCE20の負極性端子との間に30接続され、コンデンサCE20の充電電流を流すためのダイオードD22とをさらに備えている。

【0082】すなわち、第6実施形態では、降圧チョッパ側のコンデンサがコンデンサCE10とコンデンサCE20とに分けられ、降圧チョッパ電流がトランスCT20を流れる経路と流れない経路とに分流する構成になっているのである。

【0083】この構成により、第6実施形態では第5実施形態と同様、トランスCT20を流れる、共振電流および回生電流の合成電流の調整が可能となる。この結果、同時オン防止の回路設計が容易になるとともに、定格点灯時の安定動作の設計も容易になる。

【0084】図13は本発明の第7実施形態に係る電源 装置の概略構成図で、この図を用いて以下に第7実施形 態の説明を行う。

【0085】図13に示す電源装置は、トランスCT20の一次巻線n21がトランスT1の2次側に介設される構成になっている以外は、第7実施形態と同様に構成されている。ただし、1次巻線n21の一端は、トランスT1の2次巻線に接続されているとともにFETQ

1, Q2の接続点に接続されている一方、1次巻線n2 1の他端は、放電灯Laの一方のフィラメントの一端に接続されているとともにダイオードD12のカソードに接続されている。

【0086】このように、トランスCT20をトランス T1の2次側に設けることにより、トランスCT20に 流れる電流が減少するので、トランスCT20の小型化 が可能になり、発振回路の設計性が向上する。

【0087】また、降圧チョッパ側のコンデンサがコンデンサCE10とコンデンサCE20とに分けられ、降圧チョッパ電流がトランスCT20を流れる経路と流れない経路とに分流する構成になっているので、トランスCT20を流れる、共振電流および回生電流の合成電流の調整が可能となり、この結果、同時オン防止の回路設計が容易になるとともに、定格点灯時の安定動作の設計も容易になる。

【0088】図14は本発明の第8実施形態に係る電源 装置の概略構成図で、この図を用いて以下に第8実施形 態の説明を行う。

【0089】図14に示す電源装置は、交流電源Vsか らの交流電力を直流電力に全波整流する全波整流器DB と、この全波整流器DBの負極性出力端子と順方向にカ ソードが接続されるダイオードD13と、このダイオー ドD13と並列接続されるコンデンサC13と、全波整 流器DBの両出力端子間、すなわち全波整流器DBの正 極性出力端子とダイオードD13のアノードとの間に直 列接続されるFETQ1, Q2と、全波整流器DBの負 極性出力端子と一端が接続される直流阻止用のコンデン サC11と、FETQ1、Q2の接続点とコンデンサC 11の他端との間に接続される負荷共振回路 LD2と、 FETQ1のドレインと正極性端子が接続される平滑用 のコンデンサCE10と、中間タップを有し、コンデン サCE10の負極性端子と一端が接続されるインダクタ L21と、FETQ2のソースとコンデンサCE10の 負極性端子との間、すなわちFETQ2のソースとイン ダクタL21の他端との間に接続され、コンデンサCE 10の放電電流を流すためのダイオードD11と、トラ ンスT1とFETQ1, Q2の接続点との間に介在し、 この接続点と1次巻線n21の一端が接続され、FET Q1側を経由して流れる回生電流の検出を行うトランス CT20と、インダクタL21の中間タップと一端が接 続されるインピーダンス素子2と、1次巻線n21の他 端とコンデンサCE10の負極性端子との間、すなわち 1次巻線 n 2 1 の他端とインピーダンス素子 2 の他端と の間に接続され、FETQ2がオン時にコンデンサCE 10の充電電流を流すダイオードD12と、FETQ 1, Q2の接続点とインダクタレ21の他端との間に接 続され、コンデンサCE10の充電電流を流すためのダ イオードD32と、第3実施形態と同様の制御回路とを

【0090】すなわち、第8実施形態では、降圧チョッパ側のインダクタL21が中間タップを有することで実質的に2つに分けられ、降圧チョッパ電流が、インダクタL21の中間タップからインピーダンス素子ZおよびダイオードD12を経由してトランスCT20を流れる経路と、インダクタL21の他端からダイオードD32を経由してトランスCT20を流れない経路とに分流する構成になっているのである。

17

【0091】この構成では、インピーダンス素子 2 の特性によって、トランス C T 2 0 の磁気飽和を所望の回路 10動作に利用する場合に好適となる電流を、トランス C T 2 0 の 放気飽和を所望の回路動作に利用する場合に余分となる電流を、ダイオード D 3 2 側に流すことができるのである。この結果、同時オン防止の回路設計が容易になるとともに、定格点灯時の安定動作の設計も容易になるとともに、定格点灯時の安定動作の設計も容易になる。また、第6 実施形態よりも分流用に必要な素子数を低減することができる。

【0092】図15は本発明の第9実施形態に係る電源 装置の概略構成図で、この図を用いて以下に第9実施形 20 態の説明を行う。

【0093】図15に示す電源装置は、トランスCT20の一次巻線n21がトランスT1の2次側に介設される構成になっている以外は、第8実施形態と同様に構成されている。ただし、1次巻線n21の一端は、トランスT1の2次巻線に接続されているとともにFETQ1,Q2の接続点に接続されている一方、1次巻線n21の他端は、放電灯Laの一方のフィラメントの一端に接続されているとともにダイオードD12のカソードに接続されている。

【0094】この構成では、第8実施形態と同様の効果を奏することが可能になるほか、トランスCT20をトランスT1の2次側に設けることにより、トランスCT20の小型化が可能になり、発振回路の設計性が向上する。

[0095]

【発明の効果】請求項1記載の発明によれば、交流電源からの交流電力を直流電力に全波整流する全波整流器と、前記全波整流器の出力に接続され、して共振回路および負荷を含む負荷共振回路と一対のスイッチの直列回 40路とにより成るインバータと、前記インバータに直流電力を供給するための平滑コンデンサと、前記平滑コンデンサから前記インバータに直流電力を供給するための放電用ダイオードと、前記一対のスイッチの一方側を経由して流れる回生電流の検出を行うカレントトランスと、前記一対のスイッチの他方および前記カレントトランスを介して前記全波整流器の出力から前記平滑コンデンサに充電電流を流すための充電用ダイオードとを備え、前記カレントトランスにより回生電流が検出される時に前記カレントトランスにより回生電流が検出される時に前記カレントトランスにより回生電流が検出される時に前記つスイッチの他方がオンになるのを禁止するの 50

で、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。

【0096】請求項2記載の発明によれば、発振信号を生成し、この発振信号を用いて前記各スイッチのオン/オフ制御用の制御信号を生成する他励式の制御回路を備えるので、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。

【0097】請求項3記載の発明によれば、前記カレントトランスと磁気結合する駆動巻線に誘導される起電力を用いて、前記インバータの各スイッチのオン/オフ制御を行う自励式の制御回路を備え、前記カレントトランスは前記負荷共振回路の共振電流が流れる経路に配置されるので、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。

【0098】請求項4記載の発明によれば、前記カレントトランスおよび駆動巻線は可飽和のトランスにより構成されるので、トランスに流れる大きな回生電流の低減が可能になる。

【0099】請求項5記載の発明によれば、前記負荷共振回路と前記全波整流器の出力端子との間に接続されるインピーダンス素子を備えるので、入力電流歪みの改善が可能となる。

【0100】請求項6記載の発明によれば、前記カレントトランスと並列接続されるインピーダンス素子を備えるので、カレントトランスに流す電流調整が可能になる。

【0101】請求項7記載の発明によれば、前記平滑コンデンサを充電する複数の経路を有し、この複数の経路のうちーの経路上に前記カレントトランスが設けられるので、カレントトランスに流す電流調整が可能になる。

【0102】請求項8記載の発明によれば、前記平滑コンデンサに流れる充電電流を分けて流出させるインダクタを備え、このインダクタの一の分流経路上に前記カレントトランスが設けられるので、カレントトランスに流す電流調整が可能になる。

【0103】請求項9記載の発明によれば、交流電源からの交流電力を直流電力に全波整流する全波整流器と、一対のスイッチの直列回路を含み、直流電圧を高周波電圧に変換するインバータと、前記インバータに直流電力を供給するための平滑コンデンサと、前記平滑コンデンサと、前記インバータに直流電力を供給するための放電用ダイオードと、前記インバータの出力端子と前記全波整流器の直流出力端子との間に1次巻線が挿入される整流器の直流出力端子との間に1次巻線が挿入されるトランスと、LC共振回路および負荷を含む負荷共振回路と、前記全波整流器に前記負荷共振回路を接続するためのインピーダンス素子と、前記一対のスイッチののカイッチと前記負荷共振回路の一方がオン時にその一方のスイッチと前記負荷共振回路の一部とを介して前記平滑コンデンサに流れる充電電流が前記一対のスイッチの他方を介して回生するその回生電流を50 検出するカレントトランスとを備え、前記カレントラ

ンスにより回生電流が検出される時に前記一対のスイッチの一方がオンになるのを禁止するので、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。

【0104】請求項10記載の発明によれば、交流電力 を直流電力に全波整流する全波整流器と、前記全波整流 器の両出力端子間に直列接続される一対のスイッチと、 前記全波整流器の両出力端子の一方と一端が接続される 直流阻止用コンデンサと、インダクタ、このインダクタ とともにLC共振回路を構成するコンデンサ、およびこ 10 のコンデンサと並列接続される負荷により成り、前記一 対のスイッチの接続点と前記直流阻止用コンデンサの他 端との間に接続される負荷共振回路と、前記一対のスイ ッチの両端のうち一方と一端が接続される平滑コンデン サと、前記一対のスイッチの両端のうち他方と前記平滑 コンデンサの他端との間に接続され、前記平滑コンデン サの放電電流を流すための放電用ダイオードと、前記一 対のスイッチの接続点と1次巻線の一端が接続され、前 記一対のスイッチの一方側を経由して流れる回生電流の 検出を行うカレントトランスと、前記カレントトランス 20 の1次巻線の他端と前記平滑コンデンサの他端との間に 接続され、前記一対のスイッチの他方がオン時に前記平 滑コンデンサの充電電流を流す充電用ダイオードとを備 え、前記カレントトランスにより回生電流が検出される 時に前記一対のスイッチの他方がオンになるのを禁止す るので、電力素子の部品点数を増大させずにスイッチに 対するストレスの低減が可能になる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係る電源装置の概略構成図である。

【図2】図1に示す電源装置の動作説明図である。

【図3】図1に示す電源装置の各部の信号波形図である。

【図4】本発明の第2実施形態に係る電源装置の概略構成図である。

【図5】図4に示す電源装置の動作説明図である。

【図6】図4に示す電源装置の各部の信号波形図である。

【図7】本発明の第3実施形態に係る電源装置の概略構成図である。

【図8】図7に示す電源装置の動作説明図である。

【図9】本発明の第4実施形態に係る電源装置の概略構成図である。

【図10】図9に示す電源装置の動作説明図である。

【図11】本発明の第5実施形態に係る電源装置の概略 構成図である。

【図12】本発明の第6実施形態に係る電源装置の概略 構成図である。

【図13】本発明の第7実施形態に係る電源装置の概略 構成図である。

【図14】本発明の第8実施形態に係る電源装置の概略 構成図である。

【図15】本発明の第9実施形態に係る電源装置の概略 構成図である。

【図16】従来の電源装置の一例を示す概略構成図である。

【図17】従来の電源装置の別例を示す概略構成図である。

【符号の説明】

DB 全波整流器

Q1, Q2 FET

C10~C12 コンデンサ

CE10 コンデンサ

L10, L11 インダクタ

30 RL 負荷


La 放電灯

LD1, LD2 負荷共振回路


D11, D12 ダイオード

CT10 トランス (カレントトランス)


[図4]



【図16】










DB 全放整液器
Q1、Q2 FET
C10~C12 コンデンサ
CE10 コンデンサ
L10、L11 インダクタ
RL 負荷
LD1 負荷共振回路
D11、D12 ダイオード
CT10 トランス(カレントトランス)


【図3】




【図5】









【図6】





【図17】




【図2】









【図7】







【図9】




【図11】




[図12]




【図13】



[図14]



【図15】



フロントページの続き

(51) Int. Cl. ⁷ 識別記号 FΙ テーマコード(参考) H 0 2 M 7/538 H 0 2 M 7/538 H 0 5 B 41/24 H O 5 B 41/24 L (72)発明者 中野 智之 Fターム(参考) 3K072 AA02 BA03 BA05 BB01 BC01 大阪府門真市大字門真1048番地松下電工株 BC02 CA16 CB02 DB03 DD04 式会社内 DE02 GA02 GB12 GC02 GC04 (72)発明者 万波 寛明 HA05 大阪府門真市大字門真1048番地松下電工株 5H006 AA02 BB01 BB08 CA02 CA07 式会社内 CA12 CA13 CB01 CC02 DA02 DA04 DC02 GA01 5H007 AA02 AA03 AA08 BB03 CA02 CB04 CB12 CB22 CB25 CC03 CC32 DA03 DA05 DA06 DB01 DC02 EA03 EA09 GA01



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000270555 A

(43) Date of publication of application: 29.09.00

(51) Int. CI

H02M 7/48

H02M 7/12

H02M 7/537

H02M 7/538

H05B 41/24

(21) Application number: 11069319

(22) Date of filing: 15.03.99

(71) Applicant:

MATSUSHITA ELECTRIC WORKS

LTD

(72) Inventor:

IDO SHIGERU

MURAKAMI YOSHINOBU NAKANO TOMOYUKI MANNAMI HIROAKI

(54) POWER SUPPLY UNIT

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce stress on a switch, without increasing the number of parts of a power element by inhibiting a switch for flowing charging current through a smoothing capacitor from being turned on, when regenerative current is detected by a current transformer.

SOLUTION: A drive circuit 13 generates a drive signal, using the outgoing signal of an oscillation circuit 12 for driving FETs Q1, Q2 and inhibits the FETs Q1, Q2 from being turned on, when the magnetic saturation of a transformer CT10 is detected by a detecting circuit 1. When the FET Q2 is switched from on to off, regenerative current flows via a circuit led from an inductor L11 to a diode D12, a transformer CT10, a parasitic diode DQ1, and to a capacitor CE10. When the regenerative current is large, the saturation of the transformer CT10 detects the condition, and the drive circuit 13 stops the output of the drive signal, until the regenerative current is reduced, and the FET Q2 from conducting the on operation.

COPYRIGHT: (C)2000,JPO

